クリックして拡大
クリックして拡大 |
FPGAの概要 |
XC5VLX30T |
XC5VLX50T |
Slices |
4,800 |
7,200 |
Logic Cells |
30,720 |
46,080 |
Maximum Distributed RAM Bits |
320 K |
480 K |
Total Block RAM Bits |
1,296 K |
2,160 K |
Maximum user I/O pins(Device) |
360 |
360 |
Maximum user I/O pins(Board) |
100 |
100 |
DCMs |
4 |
12 |
PLLs |
2 |
6 |
DSP48As |
32 |
48 |
■ XC5VLX30T-1FFG665CまたはXC5VLX50T-1FFG665Cを搭載
■ 豊富なI/Oを外部引き出し(100本)
■ 大容量SPIフラッシュROMを搭載(iMPACTでISP可能)
■ オンボードクロック(LVTTL)
30MHz、50MHz
■ RocketIO評価可能 TX/RX 各4ch(SIF40コネクタ)
(125MHz、150MHz、リファレンスクロック搭載、外部入力可能)
125/150MHzと通信規格について
■ SDRAM搭載 MT48LC16M16A2BG-7E (256Mb: 4Mb x16bit幅 x4 banks)
■ FPGAへのコンフィギュレーションとROMへのISPが可能な7ピンJTAGコネクタ装備
■ JTAG Buffer回路で、安定したダウンロードを実現
■ 3.3V単一電源動作
1.0V、1.2V、2.5Vをボード内で生成
■ 汎用LEDを8個
■ 汎用SWを2個
■ VCCOを1系統分離使用可能(製造時には3.3Vでテスト)
■ コンフィギュレーション用リセット機能
■ 8層基板
■ I/Oの配線長コントロール(メモリは別途管理)
CNA |
CNB |
LVDS用
ターミネータ
実装可能数 |
A基板 |
IOA0-49: MAX 39mm MIN 36mm |
IOB0-49: MAX 48mm MIN 45mm |
25 |
- 全てのI/OがLVDS対応ではありません
- 各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
■ クレジットカードサイズ
54mmX86mm
RoHS指令対応
その他のカードサイズボードはこちらです |
その他のVirtex-5使用ボードはこちらです |
その他の高速トランシーバ対応ボードはこちらです |
|