クリックして拡大
クリックして拡大
ブロック図
クリックして拡大 |
FPGAの概要 |
XC3SD1800A |
XC3SD3400A |
System Gates |
1800K |
3400 K |
Logic Cells |
37,440 |
53,712 |
Maximum Distributed RAM Bits |
260 K |
373 K |
Total Block RAM Bits |
1512 K |
2268 K |
Maximum user I/O pins(Device) |
519 |
469 |
Maximum user I/O pins(Board) |
100 |
100 |
DSP48As |
84 |
126 |
DCMs |
8 |
8 |
■XC3SD1800A-4FGG676CまたはXC3SD3400A-4FGG676C を搭載
■ 100本のI/Oを外部引き出し
■ 汎用LEDを2個
■ 汎用SWを1個
■ クロック 50MHz
■ SDRAM搭載 MT48LC16M16A2P-75-D (256M 16Mx16)
■ FRAM搭載 FM28V020-SG (32Kx8)
■ VCCIO分離可能
■ FPGAへのコンフィギュレーションとROMへのISPが可能な7ピンJTAGコネクタ装備
■ JTAG Buffer回路で、安定したダウンロードを実現
■ 3.3V単一電源
1.2Vをボード内で生成
■ コンフィギュレーション用リセット回路
■ 6層基板
■ I/Oの配線長コントロール(メモリは別途管理)
CNA |
CNB |
LVDS用
ターミネータ
実装可能数 |
A基板 |
IOA0-49: MAX 45mm MIN 43mm |
IOB0-49: MAX 45mm MIN 43mm |
25 |
- 全てのI/OがLVDS対応ではありません
- 各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
■ クレジットカードサイズ
54mmX86mm
RoHS指令対応
その他のカードサイズボードはこちらです |
その他のExtended Spartan-3A使用ボードはこちらです |
[ZKB-031KIT]
|