Rev2
クリックして拡大
Rev2
クリックして拡大
|
| FPGAの概要 |
XC6SLX45 |
XC6SLX75 |
XC6SLX100 |
XC6SLX150 |
| Slices |
6,822 |
11,662 |
15,822 |
23,038 |
| Logic Cells |
43,661 |
74,637 |
101,261 |
147,443 |
| Maximum Distributed RAM Bits |
401 Kb |
692 Kb |
976 Kb |
1,355 Kb |
| Total Block RAM Bits |
2,088 Kb |
3,096 Kb |
4,824 Kb |
4,824 Kb |
| Maximum user I/O pins(Device) |
316 |
280 |
326 |
338 |
| Maximum user I/O pins(Board) |
128 |
128 |
128 |
128 |
| DSP Slices |
58 |
132 |
180 |
180 |
FPGA概要の詳細はAMD社Spartan-6のページをご覧ください。
■ FPGA：Spartan-6 LX
XC6SLX45-2FGG484C、XC6SLX75-2FGG484C
XC6SLX100-2FGG484CまたはXC6SLX150-2FGG484Cを搭載
■ 豊富なI/Oを外部引き出し（128本)
■ コンフィギュレーションSPI-ROM 搭載
Micron: M25P32 (LX45/LX75) または M25P64 (LX100/LX150)
iMPACTからISP可能
■ オンボードクロック
30MHz、50MHz(LVTTL) 外部入力可能
■ DDR2 SDRAM 搭載
Micron: MT47H32M16HR-25E-G, 512Mbit
■ MRAM 搭載(注：LX75には搭載されません）
Everspin: MR2A16AMA35, 4Mbit
■ 汎用LED 2個
■ 汎用スイッチ 2個
プッシュボタンスイッチ x1
DIPスイッチ x1
■ 7ピンJTAGコネクタ装備
FPGAへのコンフィギュレーション
コンフィギュレーションSPI-ROMへのISP
JTAG Buffer回路で、安定したダウンロードを実現
■ 3.3Ｖ単一電源動作
1.2V、1.8V、0.9Vをボード内で生成
■ VCCOを分離（CNBの一部） （製造時には3.3Vでテスト）
■ VREF入力可能（CNB) （製造時にテストされません）
■ コンフィギュレーション用リセット機能
■ 8層基板を採用
■ I/Oの配線長コントロール（メモリは別途管理）
| CNA |
CNB |
LVDS用
ターミネータ
実装可能数 |
A/B基板 |
IOA0-31：
MAX 41mm
MIN 31mm |
IOB0-17：
MAX 14mm
MIN 11mm |
9 |
IOA32-63：
MAX 19mm
MIN 13mm |
IOB18-31
MAX 25mm
MIN 19mm |
| - |
IOB32-63
MAX 41mm
MIN 31mm |
- 全てのI/OがLVDS対応ではありません
- 各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
■ ハーフカードサイズ
54x 43mm
 RoHS指令対応
| その他のカードサイズボードはこちらです |
| その他のSpartan-6使用ボードはこちらです |
[ZKB-031KIT]
|
XCM-110-LX75/LX100/LX150は在庫限りで、在庫販売を終了し受注生産とさせて頂きます。
