クリックして拡大 |
FPGAの概要 |
XC7A35T |
XC7A50T |
XC7A75T |
XC7A100T |
XC7A200T |
Logic Cell |
33,280 |
52,160 |
75,520 |
101,440 |
215,360 |
Slice |
5,200 |
8,150 |
11,800 |
15,850 |
33,650 |
Max Distributed RAM (kb) |
400 |
600 |
892 |
1,188 |
2,888 |
Max Block RAM (kb) |
1,800 |
2,700 |
3,780 |
4,860 |
13,140 |
DSP Slice |
90 |
120 |
180 |
240 |
740 |
CMT (MMCMx1+PLLx1) |
5 |
5 |
6 |
6 |
10 |
GTP Channel (Device) |
4 |
4 |
4 |
4 |
4 |
GTP Channel (Board) |
4 |
4 |
4 |
4 |
4 |
Max user I/O (Device) |
250 |
250 |
250 |
285 |
285 |
Max user I/O (Board) |
100 |
100 |
100 |
100 |
100 |
FPGA概要の詳細はAMD社 Artix-7のページをご覧ください。
■ FPGA: Artix-7
XC7A35T-1FGG484C、 XC7A50T-1FGG484C、
XC7A75T-1FGG484C、 XC7A100T-1FGG484C、
または XC7A200T-1FBG484Cを搭載
■ 豊富なI/Oを外部引き出し(100本)
CNA:50本 (High Range) Vcco = 3.3V
CNB:50本 (High Range) Vcco = 外部入力
■ オンボードクロック
汎用:50MHz(LVTTL)
外部入力可能(CNA/CNB)
■ RocketIO評価可能
TX/RX 各4ch(SIF40コネクタ)
リファレンスクロック:125MHz、150MHz(LVDS)、外部入力可能(MMCX)
125/150MHzと通信規格について
■ コンフィギュレーションROM
Rev2 Quad SPI ROM: MT25QL128 (Micron, 128Mbit)
Rev1 Quad SPI ROM: N25Q064/128 (Micron, 64Mbit/128Mbit)
iMPACTからISP可能
■ DDR3 SDRAM 搭載
Micron: MT41J64M16 (1Gbit)
■ 7ピンJTAGコネクタ装備
FPGAへのコンフィギュレーション
コンフィギュレーションROMへのISP
JTAG Buffer回路で、安定したダウンロードを実現
■ 3.3V単一電源動作
1.0V、1.2V、1.5V、1.8V、2.5Vをボード内で生成
電源シーケンサ搭載(投入時)
■ 汎用LED x2
■ 汎用スイッチ x2
プッシュボタンスイッチ x1
DIPスイッチ x1bit
■ コンフィギュレーション用リセット機能
■ Vccoを分離(CNB) (製造時には3.3Vでテスト)
■ 8層基板を採用
■ I/Oの配線長コントロール(メモリは別途管理)
CNA |
CNB |
A基板 |
IOA0-49
MAX 57.1mm
MIN 37.5mm |
IOB0-49
MAX 48.2mm
MIN 30mm |
- 全てのI/OがLVDS対応ではありません
- 各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
■ クレジットカードサイズ
54 x 86mm
RoHS指令対応
その他のカードサイズボードはこちらです |
その他のArtix-7搭載ボードはこちらで |
その他の高速トランシーバ対応ボードはこちらです |
|