クリックして拡大
(新リビジョンではJP1は不実装となっています) |
■FPGA
FPGA 機能概要 |
Cyclone III FPGAデバイス・ファミリの特長 |
特 長 |
EP3C55 |
EP3C80 |
EP3C120 |
Logic Elements |
55,856 |
81,264 |
119,088 |
Total RAM bits |
2,396,160 |
2,810,880 |
3,981,312 |
M9K RAM blocks |
260 |
305 |
432 |
Multipliers |
156 |
244 |
288 |
PLLs |
4 |
4 |
4 |
Maximum user I/O pins(Device) |
377 |
429 |
531 |
Maximum user I/O pins(Board) |
100 |
100 |
100 |
Global Clock Networks |
20 |
20 |
20 |
■JTAG用コネクタ
ダウンロードケーブル各種
(USB Blaster、BL3、ByteBlasterII、ByteBlasterMV、など)対応10ピンソケット
■クロック源
30MHz、50MHz
外部入力可能
■100本のI/Oピンを外部引き出し
■汎用タクトスイッチ 1個
■SDRAM(MT48LC16M16)搭載 256Mbit(32MB,16bit幅)
■MRAM(MR2A16AYS35 256Kx16)搭載
■汎用LED 1個
■ステータスLED 2個
CONF_DONE用、POWER LED
■コンフィギュレーション用リセット回路
■電源回路
3.3V単一電源(内部電源はオンボードレギュレータにより生成されます)
■一部のVCCIOを分離可能
■6層基板採用
■I/Oの配線長コントロール(メモリは別途管理)
CNA |
CNB |
LVDS用
ターミネータ
実装可能数 |
A基板 |
IOA0-49:
MAX 41mm
MIN 36mm |
IOB0-49:
MAX 41mm
MIN 39mm |
(図面参照) |
- 全てのI/OがLVDS対応ではありません
- 各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
■基板寸法:54mm x 86mm クレジットカードサイズ
RoHS指令対応
その他のカードサイズボードはこちらです |
その他のCycloneIII使用ボードはこちらです |
|