2005/10/26-
これは、ノイズ面などでは有利ですが、設計の初期段階では出力ショートなどの危険があります。
まずは、デバイスオプションにより、As inputs,tri-stated にチェックを入れるようにお願いします。
弊社のFPGAボードの場合で、FPGAに直接コンフィグレーションしているならば、出力ショートがあると、電源リセット回路が動作し、コンフィグレーションをご破算にしてくれることが期待できます。そのときは瞬間的な出力ショートですみます。
もしコンフィグレーションROMにそのような問題のある回路が書き込まれている場合は、何度もコンフィグレーションが行われ、最悪の場合デバイスの破損に至る可能性もあります。
CPLDでは、デバイスが発熱し、JTAGを認識しなくなることもあります。
どうか十分ご注意をお願いいたします。
MAX+Plus2では、未使用ピンはすべてGNDとなりますので、初期の段階から、入力ピンは入力としてリザーブしておく必要があります。ただし回路で使われていないと未使用と同様に扱われてしまうため、ダミーの回路を記述するなどして、設計でそのピンを用いておかなければなりません。
（このご説明は、今後開発ツールのバージョンが変わった場合には合わなくなることがあり得ます。考え方をご理解いただけるようお願いいたします）
メールでのご質問はこちらへどうぞ
ALTERAシリーズのTOPページへ