こんなこともできる、という例としてどうぞご覧下さい。
（画像はそれぞれクリックして拡大できます）
2012/01/27 : (追記) UTL-016を使って動作させてみました。
| アナログ・デバイセズ（リニアテクノロジー）LTC2274評価キットを使用 | |
 |
 |
| UTL-016を使用 | |
 |
 |
| Cyclone IV GX FPGAボード | ACM-024 | ヒューマンデータ |
| SIF40 to SMA 変換基板 | ACC-010 | ヒューマンデータ |
| A/D変換基板 | LTC2274評価キット | アナログ・デバイセズ（リニアテクノロジー） |
| UTL-016で動作致します | ヒューマンデータ | |
| 4.3インチ LCD タッチパネル | TRDB-LTM(ディスコン品) | Terasic 互換品としてUTL-021を販売しております  5"タッチパネル付きTFT-LCD |
| ダウンロードケーブル | Terasic Blaster | Terasic |
 Divider/Matchingは測定用信号分岐、インピーダンスマッチング回路です。 |
サンプリングレート | 100Msps |
| 位相シフト分解能 | 64段階 | |
| 等価サンプリングレート | 6.4Gsps | |
| ステップ信号周波数 | 167kHz | |
| 時間分解能 | 156ps | |
| 線路長分解能 | 15.9mm | |
| 測定時間 | 約3ms | |
| 表示更新時間 | 約35ms |
●分解能不足
使用したA/Dコンバータ"LTC2274"は、最大でも105Mspsの動作で、切りの良い周波数を選ぶと100Mspsで使うことになります。
この場合の時間分解能は10nsとなり、線路長に直すと約1mの分解能となります。1mの分解能では値のふらつきによって1m以上の誤差が生じる可能性がありますので、長距離伝送路のおよその距離を知る以上のことは出来ません。
●等価サンプリングにより分解能を上げる
このデモでは、64倍の等価サンプリングによって、1.6cmの分解能を実現しています。手元で扱うような長さのケーブルに対してTDR測定を行うことが出来ます。これは、A/D変換のクロックと、測定用のステップ信号の位相をずらして、複数回のサンプリング結果を合成することにより、6.4Gspsの等価サンプリングを実現しています。
この実験回路の構成では、A/D変換のクロックを位相シフトすると、A/Dコンバータ内部のPLL、高速トランシーバのCDR（ClockDataRecovery)、受信データの位相補償FIFO全てに影響が出るので良い方法ではありません。
その代わりに、測定用のステップ信号を生成する回路に供給するクロックを位相シフトすることで、AD変換のデータパスを乱すことなく測定波形に対するサンプリング時刻をずらしています。
位相シフトを使わずにサンプリングした場合、サンプリングした値で波形を再現すると、大まかな変化でしか捕らえることが出来ていませんので右の画像のような現実離れした形になってしまいます。
サンプリング点を増やすと（この図は４倍）、右図のように再現性の高いデータを計測出来るようになります。
１回目のサンプリングはゼロ位相で、次は1/4周期シフトして、というふうに１つの波形を細かく取り込んでいます。パルスの立上がりが俊敏であるほど、サンプリング間隔は狭い必要がありますので、今回は６４倍としております。
実際にはサンプリング点をシフトさせずに、発生させるステップ信号の位相を64段階ずらしています。
 |
 SMA3: A/D SMA4: DUT |
上図"Measurement point"が波形観測点です。
R1はインピーダンス調整用の抵抗です。R2,R3は測定点のパルス電圧を分圧し、ADCに入力できるレベルにしています。
FPGAの13Ω、ADCの60Ωは電圧降下から算出した出力、入力インピーダンスです。
ALTGXにてLTC2274からのシリアル信号を受け、後段のbytealignerにて受信処理を行っています。
64分割されたデータをwave_momeryに保管し、LCDに描画しています
LCDへの画素データの転送は、常時一定レートかつ高速（100MB/s)で行う必要があるため、LCDコントローラを作成し、ＤＤＲ２メモリからＤＭＡ転送しています。また、描画を高速化するために、矩形塗りつぶし処理をハードウェアで行っています。
●測定端子開放
負荷がありませんのでインピーダンスの変化が無く、頂点まですぐ立ち上がっています
●1.5m同軸ケーブルを接続
青は解放時の波形を保存したものです
1回目の立上がり位置（赤い点：T1）と２回目の立上がり位置（青い点：T2）の差は14.8nsで、これをケーブル長に変換すると152cmとなりました。TDRによりケーブル長が算出できています。
右の画像はオシロスコープで実測した波形です。
●1.5m同軸ケーブルに50Ω終端を接続
終端されていますので振幅の半分がハイレベルとなっています。
●1.5m同軸ケーブルに2cmの延長コネクタを接続
青は1.5m同軸ケーブルのみ接続した場合の波形です
最小分解能である1.5cmに近い2cmのコネクタを接続してみました。
１データ1pixelで描画している波形が、1pixelずれていることが確認できます。
●6m同軸ケーブルを接続（青は開放時の波形）
1.5mケーブルを接続した時に比べて、T2-T1の時間が延びています（61.0ns)
ケーブル長は628cmと算出されました。
- 転送レート：2Gbps
- リファレンスクロック：125MHz(オンボード)
- ワードアライン：K28.5(-) → K28.7(-) に変更
LTC2274のFAM(Frame Alignment Monitor)を有効にし、Syncするタイミングを増やしています
- Rate Match FIFO：有効、Skip Pattern：K28.5 Controlパターン：K28.5
LTC2274と低ノイズ差動アンプを組合わせた評価ボード：UTL-016を使用して動作させてみました。
青色の波形はアナログ・デバイセズ（リニアテクノロジー）の評価ボードを使用。
黄色の波形はUTL-016を使用した時のものです。UTL-016の差動アンプ出力は44.2MHzのフィルタを通して出てくるようにしていますので、波形がなまってしまっています。
外付けの部品でカットオフ周波数を調整できます。調整したあとの波形が下図になります。
アナログ・デバイセズ（リニアテクノロジー）の評価ボードと変わらぬ計算結果を得ることが出来ました。
UTL-016のページはこちらです。
LTC2274は、16Bit 105Msps シリアル出力 A/D変換器です。
測定データは8B10Bエンコードされたシリアルデータで出力されますので、FPGAの高速シリアルI/F（HS Transceiver）と容易に接続できます。
文字フォントについては、こちらのフォントを活用させていただきました。（ありがとうございました）
当社では、通常、サンプル回路などのご提供は行っておりません。
間違いなど見つけられましたらぜひご指摘下さい。
メールでのご質問はこちらへどうぞ
アルテラコーナートップへ