クリックして拡大
|
FPGAの概要 |
XC5VLX30 |
XC5VLX50 |
XC5VLX85 |
XC5VLX110 |
Slices |
4,800 |
7,200 |
12,960 |
17,280 |
Logic Cells |
30,720 |
46,080 |
82,944 |
110,592 |
Maximum Distributed RAM Bits |
320 K |
480 K |
840 K |
1,120 K |
Total Block RAM Bits |
1,152 K |
1,728 K |
3,456 K |
4,608 K |
Maximum user I/O pins(Device) |
400 |
440 |
440 |
440 |
Maximum user I/O pins(Board) |
128 |
128 |
128 |
128 |
DCMs |
4 |
12 |
12 |
12 |
PLLs |
2 |
6 |
6 |
6 |
DSP48As |
32 |
48 |
48 |
64 |
■ Virtex-5(XC5VLX)の676ピンBGAチップ搭載
■ 豊富なI/Oを外部引き出し(128本)
■ コンフィギュレーションSPI-ROM 搭載
Micron: M25P32 iMPACTからISP可能
■ DDR2-SDRAM搭載
MT47H64M16HR-3 (Micron, 1Gbit)
■ クロック (50MHz, 200MHz) 外部入力可能
■ FPGAへのコンフィギュレーションとROMへのISPが可能な7ピンJTAGコネクタ装備
■ JTAG Buffer回路内蔵
■ 汎用LED 2個
■ 汎用スイッチ 2個 (Push x1, DIP x1bit)
■ 3.3V単一電源 (1.0V、1.8V、2.5Vをボード内で生成)
■ VCCO専用入力 1系統(製造時3.3Vで検査)
■ コンフィギュレーション用リセット回路
■ 8層基板を採用
■ I/Oの配線長コントロール(メモリは別途管理)
CNA |
CNB |
LVDS用
ターミネータ
実装可能数 |
A基板 |
IOA0-63: MAX 24mm MIN 20mm |
IOB0-63: MAX 20mm MIN 17mm |
16 |
- 全てのI/OがLVDS対応ではありません
- 各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
■ ハーフカードサイズ
54mm x 43mm
RoHS指令対応
その他のカードサイズボードはこちらです |
その他のVirtex-5使用ボードはこちらです |
[ZKB-031KIT-ZKB-030]
|