スパルタンU FPGAトレーナ
EDX-001
コンフィグレーションの仕組み
(作成中)
2002/07/18
(
更新日
)
■開発の手順
1.Web Pack ISE / ISE Foundation にて bit ファイル の作成
2.INITボタンを押し、DONE LEDの消灯を確認 (電源投入時は不要)
3.bitファイルのダウンロード
4.DONE LED の点灯を確認
■コンフィグレーションの仕組み
■FPGAへのコンフィグレーション
開発ツールで生成されたビットファイルをUSBケーブルで送信します。CPLDはコンフィグレーションに必要な情報をFPGAに与えます。 (専用のダウンロードソフト利用 )
■コンフィグレーション完了
FPGAのコンフィグレーション完了はDONE信号によって、CPLDに伝えられます。CPLDはUSBの制御信号をハイインピーダンスにし、DONE LED を点灯させます。
■FPGAでUSBを利用
USBコントローラからの信号はFPGA側で利用することが可能です。CPLD側に制御を戻すには INIT SW を押してください。DONE LED は消灯します.
メールでのご質問はこちらへどうぞ
HDLのホームページへ