Verilog-HDL サンプル回路
2002/09/12(更新日 )
●仕様
EDX-001の7セグメントLED4つを使い，２４時間時計を作成し，この時間をUSBケーブルにてＰＣで受信します．ＰＣから「＊」(0x2A)を送信することで，「２１：５０」であれば，「21」[50]の２バイトを返信する回路です．押しボタンスイッチＣとＤを押すことで，時と分を変更できるようにします．１分を１秒とすることで，時間の変化をわかりやすいようにします．
 |
●動作確認
バイナリデータの受信を確認するために，ＶＢのサンプル通信ソフトであるＥＤ ＴＥＲＭを利用します．テキストとして，'*'を送信します．タブを「バイナリ」に変更して下さい．'*' を３回押すと，受信データには 21 29 21 30 21 31 (６バイト)と受信しました．また，ＥＤＸ－００１の７セグメントＬＥＤには２１時３１となっています．
●回路の概要
| clock_top | トップモジュール | ||
| clk_div | 分周回路．１秒のクロックイネーブルを生成 | ||
| clock | ００：００ から ２４：５９ までを分周回路のＣＥまたはスイッチによって，カウントアップする． | ||
| diff_pls | 「Ｈ」の状態を１周期にする．微分回路のようなもの． | ||
| rem_chat | 押しボタンスイッチのチャタリングをとる | ||
| reply | PCからの「＊」を判別し，時と分を返信する | ||
| usb_arbiter | USBの調停回路 | ||
| seg_ctl | ７セグメントコントローラのトップ | ||
| SEG_CNT | セグメントカウンタ | ||
| SEG_DEC | セグメントデコーダ | ||
| SEG_MUX | セグメントのセレクタ (4つのうち１つを選ぶ ) | ||
●ダウンロード
| ソースファイル (UCFファイルを含む) | EDXSPLvrg01_src.zip |
| ISEのプロジェクト | EDXSPLvrg01.zip |
サンプル Ⅱ ～作成中～
メールでのご質問はこちらへどうぞ