ACM-014(RevA)におけるPLL電源とPLL生成クロックのジッタについての検証

2007/03/14-

　ACM-014(Rev1=A基板)では、VCCD_PLLとVCCA_PLLが接続され、VCCINT(1.2V)よりフィルタ回路より分離されて接続されています。
VCCD_PLLはVCCINTに接続されるのがスタンダードで、ACM-014ではそうなっていないのはスタンダードではないことになります。
実際にこのことが、PLLの動作にどの様に影響するのか、ACM-014上の30MHzクロックより、PLL機能により200MHzを生成、オシロスコープのジッタ計測機能で比較してみました。
代表値
サイクル・トゥ・サイクル・ジッタ		 VCCD_PLLと
VCCA_PLLを接続		 VCCD_PLLと
VCCA_PLLを分離
ジッタ 52[ps] 55[ps]
ジッタ最大 145[ps] 175[ps]
　測定値は逆転することもあり、少なくともこのレベルでの比較で差異は見受けられませんでした。
なお、AMC-014の次回製造時よりVCCD_PLLとVCCA_PLLは分離されます。（Rev2となります）
　測定データを以下に示します。
波形をクロックして拡大
　ユーザ様には上記をふまえた上で、どうぞご理解をよろしくお願いいたします。
メールでのご質問はこちらへどうぞ

ALTERAコーナートップへ