FEXT’９７ｐｌｌをｃｐｌｄのクロック源としてつかう

1998/9/7(98/09/08)

NiftyserveのFEXT(エキステンダーフォーラム）で、（こじ）さんが中心になって開発された、FEXT'97PLLキットをＣＰＬＤ実験回路のクロック源としてつかってみました。 クロックを１００ＫＨｚきざみでスムーズに変更できるので非常に便利です。 　今さらという感じではあります。(もっと早く使えば良かったという意味） 　市販のユニバーサル基板の上に乗せました。 使ったのは初期型のキットなのですが、いまのタイプは高いほうがもっとでるようになっているはずです。

波形を観測すると、そのままでは下のようにオーバーシュートが目立ちました。 それで、出力にシリーズにダンピング抵抗をいれてみました。 　よく見るとFEXT'97PLLキットには最初からダンピング抵抗（あるいはマッチング抵抗）が実装できるようなパターンが用意されていました。   20MHz ダンピング抵抗なし 　ご覧のようにきれいになりました。 ４７Ω程度があれば良いとおもうのですが、手持ちの７５Ωをいれたのが下の波形です。   20MHz ダンピング抵抗あり 　他の周波数については下記をごらんください。 使う周波数に応じた対策が必要かもしれません。 100MHzではもともとCPLDのクロック原には無理が有りそうです。(99/10/3)   ８０ＭＨｚダンピング抵抗なし ８０ＭＨｚダンピング抵抗あり １００ＭＨｚダンピング抵抗なし １００ＭＨｚダンピング抵抗あり

このように弊社ブレッドボードのクロック源としてつかっています。

Copyright(c) 1998 a-ushiro / HuMANDATA LTD.

HDLのホームページへ